台積電公布客製化HBM4E 新細節 採N3P製程提升2 倍能源效率黃仁杰 (2025-12-03 14:31:07)

隨著記憶體大廠在 HBM4 時代加速導入客製化邏輯層，晶圓代工領導者台積電也同步端出更多技術突破。德國媒體 HardwareLUXX 報導，台積電正在開發的客製化 HBM4E（C-HBM4E）將採用 N3P 製程，並把電壓從 0.8 伏特降至 0.75 伏特；台積電表示，該製程將帶來「較現行 DRAM 製程約 2 倍的能源效率」。記者黃仁杰／編譯

隨著記憶體大廠在 HBM4 時代加速導入客製化邏輯層，晶圓代工領導者台積電也同步端出更多技術突破。德國媒體 HardwareLUXX 報導，台積電正在開發的客製化 HBM4E（C-HBM4E）將採用 N3P 製程，並把電壓從 0.8 伏特降至 0.75 伏特；台積電表示，該製程將帶來「較現行 DRAM 製程約 2 倍的能源效率」。

[caption id="attachment_94086" align="aligncenter" width="1200"]

台積電正在開發的客製化 HBM4E（C-HBM4E）將採用 N3P 製程。（圖／科技島資料照）[/caption]

報導指出，這些內容來自台積電於上週在阿姆斯特丹舉行的 OIP（Open Innovation Platform）生態系論壇簡報。除了客製化版本外，HBM4 時代的基底（base die）本身也會因更先進製程而迎來重大升級。與 HBM3E 使用標準 DRAM 製程不同，台積電計畫以 N12 製程打造 HBM4 基底晶片，將操作電壓從 1.1 伏特降至 0.8 伏特。HardwareLUXX 指出，此舉預期可帶來約 1.5 倍的效率提升。

更引人注目的是，C-HBM4E 不僅升級至 N3P 製程，其基底晶片還將整合記憶體控制器——這些元件以往通常位於與 HBM 相連的主晶片（如 GPU、TPU）上——這意味著 PHY（實體介面）也將採用客製化方案。

在市場需求方面，台積電已開始承接多家客製化 HBM 邏輯層訂單。Tom’s Hardware 報導，Micron 已委託台積電負責其 HBM4E 的基底邏輯晶片，目標於 2027 年投入量產。另一家關鍵合作夥伴 SK hynix 也被韓國經濟日報引述，將於明年下半年推出首款客製化 HBM4E。

根據韓國金融時報（Korea Financial Times）的消息，SK hynix 將採用台積電 12 奈米製程打造主流伺服器用基底晶片，而針對 NVIDIA 旗艦 GPU 與 Google TPU 等高階需求，則會升級至 3 奈米等級的客製版本。

來源：trendforce

這篇文章 台積電公布客製化HBM4E 新細節 採N3P製程提升2 倍能源效率 最早出現於 科技島-掌握科技新聞、科技職場最新資訊。