2奈米製程技術之爭 英特爾三星和台積電
為努力縮小晶片尺寸並提高能源效率，英特爾、三星和台積電之間的競爭正在加劇，三家公司都努力在研發晶背供電技術。
編譯／莊閔棻
為努力縮小晶片尺寸並提高能源效率，英特爾、三星和台積電之間的競爭正在加劇，三家公司都努力在研發晶背供電技術，凸顯了該領域的快速發展步伐，晶背供電技術的採用將帶來著半導體製造的新時代，能提高電源效率、減少干擾和推動半導體製造，可能改變人工智慧（AI）晶片市場和未來行動應用處理器的發展，隨著英特爾、三星和台積電等晶片製造商在這一領域的不斷進步，業界有望看到高效的設計、AI應用性能的提升，及晶片架構和製造工藝創新的新機遇。
發展晶背供電技術
隨著電晶體變得越來越小，工程師面臨許多技術挑戰，如果不解決這些挑戰，就可能會對電子設備的性能和可擴展性產生連鎖反應，傳統的前端供電方法，會使電路和電源線擁擠，進一步阻礙小型化，材料的物理限制，引起量子隧道效應和散熱問題。
更多新聞：英特爾與台積電的晶片競爭：戰略與挑戰
因此為增強人工智慧（AI）晶片市場競爭力，英特爾、三星和台積電都努力要在 2 奈米節點採用所謂的「晶背供電技術」（Backside Power Delivery），這項創新有望透過將供電網路重新定位到矽晶圓的背面，解決了前側供電方法的一些固有限制，如功率效率低和信號干擾高的問題，並為更先進的電子設備提供了新的設計可能性。
在該技術上，英特爾目前領先，並將在今年率先實現商業化，而三星和台積電的目標則是到 2025 年實現量產，半導體產業對這項技術的變革性影響充滿期待，不論是哪家公司率先推出該技術，都將帶領半導體產業的轉變。
三大半導體公司的發展
為顯著提高晶片性能和效率，英特爾今年就將透過其 PowerVia 解決方案，將晶背供電技術商業化，成為第一個將晶背供電商業化的公司，但同時，三星和台積電也正在該技術上迅速取得進展，三星將其商業化時間提前至 2025 年（原計畫為 2027 年），表明該公司在晶背電力傳輸技術的開發方面進展迅速，而有報導稱，三星可能會從 1.7奈米製程開始實施該技術，其中 2奈米製程將是重點，然而，到目前為止台積電一直對其計畫保持沉默，保密開發進度。
英特爾 PowerVia為突破性技術
英特爾的 PowerVia 技術透過將電力傳輸網路重新定位到矽晶圓的背面，解決傳統製造的挑戰，這種功率傳輸與訊號路徑的解耦，提高了電池利用率並實現了 90% 以上的效率，對於高密度和高性能 AI 和圖形應用非常重要，透過將電源佈線移至背面，英特爾簡化了製造流程並改善了熱管理，能維持高密度電路的性能和可靠性。
英特爾的創新方法在其 PowerVia 測試晶片中得到了展示，帶來降低平台電壓和頻率性能的顯著改進，這些增強功能對於AI晶片非常重要，可確保高效能運算任務穩定且有效率的供電，英特爾即將推出的 Arrow Lake 桌上型 CPU ，就將採用英特爾 20A 節點和 PowerVia 技術，突顯了該公司對這項突破性創新的承諾。
參考資料：Electro Pages
這篇文章 2奈米製程技術之爭 英特爾三星和台積電 最早出現於 TechNice科技島-掌握科技與行銷最新動態。
